

Ejercicios sobre Banco de Memoria

Ejercicios:

I)

Proponer un circuito de decodificación que permita obtener un mapa de memoria ARC con 1 GByte instalado. Se cuenta con un chip de 512 MBytes y 2 chips de 256MBytes. Indicar todas las conexiones entre bus, memoria y procesador.

a) Cantidad de Circuitos y Cables se van a usar.

1º) Recordar los sufijos Kb, Mb y Gb

$$- 1Kb = 2^{10} = 1024$$

$$- 1Mb = Kb \times 1Kb = 2^{10} \times 2^{10} = 2^{20}$$

$$- 1Gb = 1Kb \times 1M = 2^{10} \times 2^{20} = 2^{30}$$

2º) Elegimos la cantidad de circuitos integrados que vamos a usar.

$$- \text{Memoria de } 1\text{GBytes} = 512\text{MB} + 2 \times 256\text{MB}$$

$$\text{IC1 } 512\text{ MBytes} = 2^9 \times 2^{20} = 2^{29} \rightarrow \text{A0 hasta A28}$$

$$\text{IC2 } 256\text{ MBytes} = 2^8 \times 2^{20} = 2^{28} \rightarrow \text{A0 hasta A27}$$

$$\text{IC3 } 256\text{ MBytes} = 2^8 \times 2^{20} = 2^{28} \rightarrow \text{A0 hasta A27}$$

b) Vamos a armar el Mapa de Memoria con la primera y ultima dirección

Como Trabajamos con 1 GByte = 2^{30} entonces A0 has A29

A29 A28 A27 A26 A25 - - - - - A0

0	0	0	0	0	- - -	0	1º dirección IC1
0	1	1	1	1	- - - -	1	Ultima dirección IC1


1	0	0	0	0	- - - -	0	1º Dirección IC2
1	0	1	1	1	- - -	1	Ultima Dirección IC2

1	1	0	0	0	- - - - -	0	1º Dirección IC3
1	1	1	1	1	- - - - -	1	Ultima Dirección IC3


c) Decodificar los selectores de Integrado (Chip Select)

	A29	A28	A27	A26	A25	
IC1	0	x	x	x	x	CS1 (Chip Select 1)
IC2	1	0	x	x	x	CS2 (Chip Select 2)
IC3	1	1	x	x	x	CS3 (Chip Select 3)

"Dir que comienza con 0"
 "Dir que comienza con 10"
 "Dir que comienza con 11"



d) Dibujar el Circuito



II)

8. Diseñar un banco de memoria RAM de 768 MBytes y 256 Bytes de ROM. Para la memoria RAM se dispone de dos circuitos integrados de 256 Mbytes y dos de 128 Mbytes. Para la memoria ROM se dispone de un circuito integrado de 128 MBytes, uno de 64 Mbytes y dos de 32 Mbytes. Se pide:

- Indicar cuántos y cuáles circuitos integrados se van a usar.
- Armar un mapa de memoria en el que se vea la primera dirección y la última para cada circuito integrado.
- Decodificar los selectores de integrado (Chip Select).
- Dibujar el circuito.

a)

Memoria RAM 768 MBytes

$$768 \text{ MB} = 2 \times 256 \text{ MB} + 2 \times 128 \text{ MB}$$

$$\text{IC1 } 256 \text{ MB} = 2^8 \times 2^{20} = 2^{28} \Rightarrow \text{va desde } A0 \text{ hasta } A27$$

$$\text{IC2 } 256 \text{ MB} = 2^8 \times 2^{20} = 2^{28} \Rightarrow \text{va desde } A0 \text{ hasta } A27$$

$$\text{IC3 } 128 \text{ MB} = 2^7 \times 2^{20} = 2^{27} \Rightarrow \text{va desde } A0 \text{ hasta } A26$$

$$\text{IC4 } 128 \text{ MB} = 2^7 \times 2^{20} = 2^{27} \Rightarrow \text{desde } A0 \text{ hasta } A26$$

Memoria ROM 256 MB

$$256 \text{ MB} = 1 \times 128 \text{ MB} + 1 \times 64 \text{ MB} + 2 \times 32 \text{ MB}$$

$$\text{IC5 } 128 \text{ MB} = 2^7 \times 2^{20} = 2^{27} \Rightarrow \text{va desde } A0 \text{ hasta } A26$$

$$\text{IC6 } 64 \text{ MB} = 2^6 \times 2^{20} = 2^{26} \Rightarrow \text{va desde } A0 \text{ hasta } A25$$

$$\text{IC7 } 32 \text{ MB} = 2^5 \times 2^{20} = 2^{25} \Rightarrow \text{va desde } A0 \text{ hasta } A24$$

$$\text{IC8 } 32 \text{ MB} = 2^5 \times 2^{20} = 2^{25} \Rightarrow \text{va desde } A0 \text{ hasta } A24$$

b) Mapa de Memoria con 1ª y última dirección

$$\text{RAM } 768 \text{ MB} + \text{ROM } 256 \text{ MB} = 1024 = 1 \text{ GB} = 2^{30}$$

entonces va desde A0 hasta A29

A29 A28 A27 A26 A25 A24 A0

0	0	0	0	0	0	...	0	1ª dirección IC1
0	0	1	1	1	1	...	1	Último dir. IC1

0	1	0	0	0	0	...	0	1ª dir. IC2
0	1	1	1	1	1	...	1	Últ. dir. IC2

1	0	0	0	0	0	...	0	1ª dir IC3
1	0	0	1	1	1	...	1	Últ dir IC3

1	0	1	0	0	0	...	0	1ª dir. IC4
1	0	1	1	1	1	...	1	Últ. dir. IC4

1	1	0	0	0	0		0	1° dir. IC5
1	1	0	1	1	1		1	Ult. dir. IC5

1	1	1	0	0	0		0	1° dir. IC6
1	1	1	0	1	1		1	Ult. dir. IC6

1	1	1	1	0	0		0	1° dir. IC7
1	1	1	1	0	1		1	Ult. dir. IC7

1	1	1	1	1	0		0	1° dir. IC8
1	1	1	1	1	1		1	Ult. dir. IC8

c) Decodificar los Selectores

	A29	A28	A27	A26	A25	A24	A23
IC1	0	0	X	X	X	X	X
IC2	0	1	X	X	X	X	X
IC3	1	0	0	X	X	X	X
IC4	1	0	1	X	X	X	X
IC5	1	1	0	X	X	X	X
IC6	1	1	1	0	X	X	X
IC7	1	1	1	1	0	X	X
IC8	1	1	1	1	1	X	X

Entradas

Decodificadores

→ CS1
→ CS2
→ CS3
→ CS4
→ CS5
→ CS6
→ CS7
→ CS8

7. Diseñar un banco de memoria RAM de 1 GByte. Se dispone de un circuito integrado de 512 M palabras de 4 bits y dos de 256 M palabras de 4 bits. Se pide:

- Indicar cuántos y cuáles circuitos integrados se van a usar.
- Armar un mapa de memoria en el que se vea la primera dirección y la última para cada circuito integrado.
- Decodificar los selectores de integrado (Chip Select).
- Dibujar el circuito.

a) 1º) Recordar los valores KB, MB, GB

Direccionamiento

$$1 \times 512 \text{ M} \times 4 \text{ bits} \Rightarrow (D0 \dots D3)$$

$$1 \times 512 \text{ MB} \times 4 \text{ bits} \Rightarrow (D4 \dots D7)$$

$$2 \times 256 \text{ M} \times 4 \text{ bits} \Rightarrow (D0 \dots D3)$$

$$2 \times 256 \text{ MB} \times 4 \text{ bits} \Rightarrow (D4 \dots D7)$$

$$\text{Memoria RAM } 1 \text{ GB} = 2^{30}$$

A

$$\text{IC1 } 512 \text{ MB} = 2^9 \times 2^{20} = 2^{29} \Rightarrow \text{va desde } A0 \text{ hasta } A28$$

$$\text{IC2 } 256 \text{ MB} = 2^8 \times 2^{20} = 2^{28} \Rightarrow \text{va desde } A0 \text{ hasta } A27$$

$$\text{IC3 } 256 \text{ MB} = 2^8 \times 2^{20} = 2^{28} \Rightarrow \text{va desde } A0 \text{ hasta } A27$$

B

$$\text{IC1 } 512 \text{ MB} = 2^9 \times 2^{20} = 2^{29} \Rightarrow \text{va desde } A0 \text{ hasta } A28$$

$$\text{IC2 } 256 \text{ MB} = 2^8 \times 2^{20} = 2^{28} \Rightarrow \text{va desde } A0 \text{ hasta } A27$$

$$\text{IC3 } 256 \text{ MB} = 2^8 \times 2^{20} = 2^{28} \Rightarrow \text{va desde } A0 \text{ hasta } A27$$

Tendremos 30 líneas de Direccionamiento

b) Armar un mapa de Memoria y con la 1º y última Dirección

A29 A28 A27 A26 A25 A0


0	0	0	0	0		1	1º Dir IC1
0	1	1	1	1		1	Ult. Dir IC1

1	0	0	0	0		0	1º Dir IC2
1	0	1	1	1		1	Ult. Dir IC2

1	1	0	0	0		0	1º Dir IC3
1	1	1	1	1		1	Ult. Dir IC3

c) Decodificar los Selectores del integrado (Chip Select)

	A29	A28	A27	A26	A25	
IC1	0	X	X	X	X	CS1
IC2	1	0	X	X	X	CS2
IC3	1	1	X	X	X	CS3



7. Diseñar un banco de memoria RAM de 1 GByte. Se dispone de un circuito integrado de 512 M palabras de 4 bits y dos de 256 M palabras de 4 bits. Se pide:

- Indicar cuántos y cuáles circuitos integrados se van a usar.
- Armar un mapa de memoria en el que se vea la primera dirección y la última para cada circuito integrado.
- Decodificar los selectores de integrado (Chip Select).
- Dibujar el circuito.

a)

$$1^{\circ}) \text{ Recordar que } \begin{aligned} - 1 \text{ KB} &= 2^{10} \\ - 1 \text{ MB} &= 2^{20} \\ - 1 \text{ GB} &= 2^{30} \end{aligned}$$

Direccionamiento

$$\begin{aligned} 1 \times 512 \text{ MB} \times 4 \text{ bits} & \quad (D0 \dots D3) & 1 \times 512 \text{ MB} \times 4 \text{ bits} & \quad (D3 \dots D7) \\ 2 \times 256 \text{ MB} \times 4 \text{ bits} & \quad (D0 \dots D3) & 2 \times 256 \text{ MB} \times 4 \text{ bits} & \quad (D3 \dots D7) \end{aligned}$$

$$\text{IC1 } 256 \text{ MB} = 2^8 \times 2^{20} = 2^{28} \Rightarrow \text{va desde } A0 \text{ hasta } A27$$

$$\text{IC2 } 256 \text{ MB} = 2^8 \times 2^{20} = 2^{28} \Rightarrow \text{va desde } A0 \text{ hasta } A27$$

$$\text{IC3 } 512 \text{ MB} = 2^9 \times 2^{20} = 2^{29} \Rightarrow \text{va desde } A0 \text{ hasta } A28$$

B

$$\text{IC1 } 256 \text{ MB} = 2^8 \times 2^{20} = 2^{28} \Rightarrow \text{va desde } A0 \text{ hasta } A27$$

$$\text{IC2 } 256 \text{ MB} = 2^8 \times 2^{20} = 2^{28} \Rightarrow \text{va desde } A0 \text{ hasta } A27$$

$$\text{IC3 } 512 \text{ MB} = 2^9 \times 2^{20} = 2^{29} \Rightarrow \text{va desde } A0 \text{ hasta } A28$$



Tendremos 30 direccionamientos

b) Banco de Memoria

A29	A28	A27	A26	- - - -	A0	
0	0	0	0	- - - -	0	1° Dir IC1
0	0	1	1	- - - -	1	Ult Dir IC1
0	1	0	0	- - - -	0	1° Dir IC2
0	1	1	1	- - - -	1	Ult Dir IC2
1	0	0	0	- - - -	0	1° Dir IC3
1	1	1	1	- - - -	1	Ult Dir IC3

c) Decodificar los Selectores de Integrados (Chip Select)

	A29	A28	A27	
IC1	0	0	X	CS1
IC2	0	1	X	CS2
IC3	1	X	X	CS3



Bus de
datos.

Examen Final

8. Diseño de un Banco de Memoria Diseñar un sistema de memoria RAM de 256 KB utilizando circuitos integrados de 64 KB y 128 KB. a) Especificar cuántos circuitos de cada tipo se necesitan. b) Dibujar un mapa de memoria indicando las direcciones de inicio y fin de cada integrado. c) Diseñar la lógica de selección de chips. d) Representar el circuito esquemáticamente.

a) Memoria RAM de 256 KB = $2^8 \times 2^{10} = 2^{18} \Rightarrow A0$ hasta $A17$

$$256 \text{ KB} = 128 \text{ KB} + 2 \times 64 \text{ KB}$$

IC1 128 KB = $2^7 \times 2^{10} = 2^{17} \Rightarrow$ va desde $A0$ hasta $A16$

IC2 64 KB = $2^6 \times 2^{10} = 2^{16} \Rightarrow$ va desde $A0$ hasta $A15$

IC3 64 KB = $2^6 \times 2^{10} = 2^{16} \Rightarrow$ va desde $A0$ hasta $A15$


Tenemos 18 direccionamientos


b)

A17	A16	A15	A14	- - - - -	A0	
0	0	0	0	- - -	0	1º dir IC1
0	1	1	1	- - -	1	Ult. dir. IC1
1	0	0	0	- - -	0	1º dir IC2
1	0	1	1	- - -	1	Ult. dir. IC2
1	1	0	0	- - -	0	1º dir IC3
1	1	1	1	- - -	1	Ult. dir. IC3

c)

	A17	A16	A15
IC1	0	X	X
IC2	1	0	X
IC3	1	1	X





3. Operaciones en una Máquina Elemental Si el bit 4 de un valor almacenado en la dirección C5 es 0, intercambiar los bits 0 y 1 del mismo valor y almacenar el resultado en la dirección C6. En caso contrario, forzar a "1" el bit 2 y a "0" el bit 3 sin modificar los demás bits. El programa comienza en la dirección 70

Detección : Dirección → C5

70	2000
72	11C5
74	2210
76	0312
78	B396

AND	X X X X X X X X
	0 0 0 1 0 0 0 0
	0 0 0 X 0 0 0 0

Mascara 10

0 0 0 0 0 0 0 0	00
0 0 0 1 0 0 0 0	10

NO

7A	2404
7C	25F7
7E	7641
80	8765
82	37C5
84	B0XX

OR	X X X X X X X X
	0 0 0 0 0 1 0 0
	X X X X X 1 X X
AND	1 1 1 1 0 1 1 1
	X X X X 0 1 X X

04
F7

SI

86	24FF
88	9541
8A	35C6
8C	C000

XOR	X X X X X X X X
	1 1 1 1 1 1 1 1
	X̄ X̄ X̄ X̄ X̄ X̄ X̄ X̄

2. IEEE 754 Convertir de punto flotante simple precisión a decimal, explicando cada paso, el número punto flotante A56DFB00. ¿Punto flotante tiene más precisión que punto fijo?

A 5 6 D F B 0 0 h

I) Pasar a Binario

1010 0101 0110 1101 1111 1011 0000 0000

II) Grilla

Signo: 1 → Negativo

Exponente: 010 0101 0

Montiza: 1.110 1101 1111 1011

III) Exponente con exceso

010 0101 0

$$2^6 + 2^3 + 2^1 = 64 + 8 + 2 = 74 = -53$$

IV) Convertir a Decimal la Montiza

0 -1 -2 -3 -4 -5 -6 -7 -8 -9 -10 -11 -12 -13 -14 -15
1.110 1101 1111 1011

$$2^0 + 2^{-1} + 2^{-2} + 2^{-3} + 2^{-4} + 2^{-5} + 2^{-6} + 2^{-7} + 2^{-8} + 2^{-9} + 2^{-10} + 2^{-11} + 2^{-12} + 2^{-13} + 2^{-14} + 2^{-15}$$

$$[1,8592222412]$$

V) Juntar Todo

$$- [1,8592222412] \times 2^{-53}$$

$$-2.06415153 \cdot 10^{-16}$$

El punto Flotante Ofrece un Rango Dinámico
Mucho Mayor y ofrece una Precisión Relativa (El error
es proporcional al número)

6. Arquitectura y Procesadores Indicar si las siguientes afirmaciones son Verdaderas o Falsas, justificando cada respuesta:

Arquitectura:

a. Las instrucciones en CISC no son uniformes en tamaño y no se ejecutan en ciclos fijos.

b. Los procesadores RISC, al tener menos instrucciones y una menor complejidad en su decodificación y ejecución, generalmente consumen menos energía para ejecutar las mismas tareas en comparación con los procesadores CISC.

Pipeline:

c. Pipeline es una técnica de diseño utilizada para mejorar la velocidad de procesamiento al permitir que varias instrucciones se ejecuten de manera secuencial (es decir, una después de la otra) en diferentes etapas del proceso de ejecución.

d. Un riesgo en pipeline es cuando una instrucción depende del resultado de una instrucción anterior que aún no ha terminado de ejecutarse.

Performance:

e. Un aumento en la frecuencia de reloj de un procesador siempre resulta en un aumento proporcional en el valor de MIPS, manteniendo constante el número de instrucciones por ciclo (IPC).

f. Para los siguientes datos la computadora A tiene mejor performance que la computadora B porque ejecuta menos instrucciones en el mismo tiempo. Datos de la computadora A: Frecuencia de reloj: 3 GHz, CPI (Ciclos por Instrucción): 1,5. Datos de la computadora B: Frecuencia de reloj: 2,5 GHz, CPI (Ciclos por Instrucción): 1,0.

1. **Sistemas Numéricos** En una ALU de 8 bits, realizar las siguientes operaciones en binario con operandos representados como números binarios enteros con signo. Indicar el resultado y verificar si hay desbordamiento. Escribir el valor de los flags CVZNP. a) 1111000 - 0000101 b) FE - FD

a)

$$\begin{array}{r} 1111000 \\ - 0000101 \\ \hline \end{array}$$

Hacemos Complemento a la Base

$$\begin{array}{r} 1111010 \\ 1 \\ \hline 1111011 \end{array}$$

$$\begin{array}{r} 1111000 \\ 1111011 \\ \hline 11110011 \end{array}$$

$$C=1 \quad V=0 \quad Z=0 \quad N=1 \quad P=1$$

Si se trata con signo entonces $V=0$ indica que no hay desbordamiento

b)

$$\begin{array}{r} FE \\ - FD \\ \hline \end{array}$$

$$\begin{array}{r} 11111110 \\ - 11111101 \\ \hline \end{array}$$

$$\begin{array}{r} 11111110 \\ + 00000011 \\ \hline 100000001 \end{array}$$

$$C=1 \quad V=0 \quad Z=0 \quad N=0 \quad P=1$$

No hay desbordamiento

Si son números poros de unos $P=0$

En números de representación (con signo) incluye V

En números de sin signo incluye C